数字验证

承接要求

• 熟练掌握 SystemVerilog 语言，这是数字验证中常用的编程语言，用于搭建验证平台和编写测试用例。同时，需要熟悉 C、C++ 等语言，具备脚本编写能力，如 Python、Tcl、Perl 等，用于自动化脚本编写和数据处理等。
• 深入理解并掌握 UVM（Universal Verification Methodology）验证方法学，能够独立搭建基于 UVM 的验证平台，并运用其进行复杂数字系统的验证工作。
• 具备扎实的数字电路基础，熟悉数字电路设计和仿真工具，如 VCS、ModelSim 等，了解 ASIC/FPGA 设计流程和验证流程。
• 熟练使用各种 EDA 工具，如 Vcs、Verdi、Xrun 等，用于仿真、调试和覆盖率分析等工作。

验收标准

语句覆盖率≥95%、分支覆盖率≥90%、条件覆盖率≥85%。基于设计规格书定义的所有功能点、场景点覆盖率≥98%，未覆盖部分需明确为 “非必要场景” 并经设计、产品团队共同签字确认。关键接口、核心逻辑的断言（Assertion）覆盖率≥90%，确保异常场景、边界条件被有效验证。

设计规格书（Spec）中明确的所有核心功能（如数据处理、接口通信、控制逻辑等）100% 通过测试用例，无功能失效、逻辑错误。