数字后端

承接要求

• 电子工程、微电子或相关专业本科及以上学历，3年以上数字后端设计经验，有低功耗设计经验者优先。
• 熟悉Cadence Innovus等数字后端设计工具，掌握低功耗设计的基本原理和技术。
• 了解数字电路设计中的功耗管理技术，能够理解和分析低功耗设计对电路性能的影响。
• 具备良好的问题解决能力和创新思维，能够解决低功耗设计中的复杂问题。

验收标准

规划书通过前端、DFT、封装团队评审，无物理冲突（如 IP 摆放与 IO 接口不兼容）、无电源网格供电盲区。SDC/UPF 约束无语法错误、无冗余 / 冲突，可被后端工具（如 Innovus、IC Compiler II）正常解析，功耗 / 面积目标量化可落地。

SDC/UPF 约束无语法错误、无冗余 / 冲突，可被后端工具（如 Innovus、IC Compiler II）正常解析，功耗 / 面积目标量化可落地。