可测试性设计(DFT)

承接要求

• 精通 Verilog 或 VHDL 等硬件描述语言，能够熟练使用其进行 DFT 相关的设计和实现。
• 熟悉各种 DFT 技术，如扫描测试、边界扫描、内建自测试（BIST）等，深入理解其原理和应用场景，能够根据芯片规格和设计要求选择合适的 DFT 技术。
• 掌握至少一种主流的 DFT 工具，如 Mentor Graphics TetraMAX、Synopsys DFT Compiler、Cadence DFT 等，能够熟练运用这些工具进行 DFT 设计、测试向量生成和优化等工作。
• 了解自动测试设备（ATE）测试系统及其编程，如 Teradyne、Agilent 等，能够与 ATE 测试团队协作，完成芯片的测试工作。

验收标准

测试向量在ATE设备上可正常运行，无向量执行错误，测试时间满足量产要求。硅片实测故障覆盖率与仿真覆盖率偏差≤2%，未覆盖故障可通过设计迭代或向量优化解决。

需提供完整的设计文档和测试报告，包括设计思路、实现方案、测试结果等内容。