模拟版图设计

承接要求

• 熟练使用主流版图设计工具，如 Cadence Virtuoso 进行版图设计，掌握 Calibre 等工具进行 DRC（设计规则检查）、LVS（版图电路一致性检查）、ERC（电气规则检查）等验证工作，能够熟练运用 Linux 操作系统及相关命令。
• 熟悉 CMOS、Bipolar、BCD 等常见工艺技术，了解半导体工艺的特性，能够根据工艺文件优化版图设计，降低寄生影响，理解 ESD（静电防护）、Latch-up（闩锁效应）原理及相应的预防措施。
• 能够独立分析和解决版图设计中出现的问题，如噪声隔离、信号完整性、电源完整性等关键技术问题，具备良好的问题解决思路和方法。
• 掌握一定的脚本编写能力，如 Skill、Python、Tcl 等，用于自动化布局或流程优化，提高设计效率。

验收标准

严格遵循 Foundry 提供的工艺文件（PDK）要求，包括最小线宽、间距、金属密度、氧化层厚度等关键参数，不出现任何超出工艺能力的设计。

版图布局匹配封装引脚定义（Bonding Diagram），焊盘（Pad）位置、大小、数量符合封装规范，Bonding 线长度 / 角度满足可靠性要求，无交叉干涉。